Diskussion:Delay-Locked Loop

Aha, im Xilinx-Chip ist sowas drin und Stabilisierung der Phasenlage ist auch nett, aber wie funktioniert die Schaltung? Leider bin ich jetzt so schlau wie vorher. Ein Blockdiagramm wäre hilfreich, ebenso eine Erklärung der Funktion und nicht nur Nebensächlichkeiten.

Hi, ja, hab's ein wenig mehr ausgebaut und ein (vereinfachtes) Blockdiagram hinzugefügt. Die Funktion, so hoffe ich, sollte nun verständlich(er) sein.

Wenn Du Dich in diese Thematik mehr einarbeiten willst, inbesondere zur konkreten Realisierungspunkten, ist dem Stephens sein Büchlein zu PLLs ein meiner Meinung sehr guter Literaturtipp. Auf dem Gebiet gibt es nicht soo viele. Vorallem wenn Dich die systemtheoretischen Grundlagen und Motive dazu interessieren, weniger als Kochbuchrezptsammlung. Quelle ist im Artikel angegeben. Ist allerdings (meines Wissens) nicht auf Deutsch verfügbar, dafür aber auch als ebook. DLLs werden darin auch behandelt, wenngleich durch den einfachen Aufbau nur in wenigen Kapiteln.--wdwd 21:10, 30. Jun. 2008 (CEST)

Da Xiliinx-FPGAs so spezifisch erwähnt werden, und entsprechend eine Signifikanz von Xilinx-FPGAs impliziert wird, fänd ich auch eine Quellenangabe dafür ganz nett. Ohne Quellenangabe, und damit die Möglichkeit, diese spezifische Implementierung zu studieren, finde ich es ziemlich egal dass DLLs bei Xilinx vorkommen (es ja vermutlich bei weitem nicht der einzige Hersteller). --anon --2A02:908:1065:960:0:0:0:1 13:35, 7. Okt. 2022 (CEST)

Ah, da war ich verwirrt, die Quelle ist unter "Weblinks" statt als Quelle angeführt… --2A02:908:1065:960:0:0:0:1 13:36, 7. Okt. 2022 (CEST)