Hauptmenü öffnen

Intel-Atom-Mikroarchitektur

Stromsparende CPU-Mikroarchitekturen von Intel

Intel-Atom-Mikroarchitektur ist eine Sammelbezeichnung für verschiedene stromsparende Hauptprozessor-Mikroarchitekturen des Herstellers Intel. Die Energieeffizienz wird unter anderem durch eine im Vergleich zu Hochleistungsentwürfen geringere Komplexität der Mikroarchitekturen erreicht. Die Atom-Mikroarchitekturfamilie umfasst aktuell die Generationen Bonnell, Saltwell, Silvermont, Airmont, Goldmont und Goldmont Plus. Sie kam ursprünglich nur in Intel-Produkten der Marke Atom zum Einsatz.

HintergründeBearbeiten

Ab dem Jahr 2007 zeigte sich, dass Intel für den Einsatz in Nettops und Netbooks eine stromsparende, preisgünstig zu implementierende Mikroarchitektur benötigt. Man entschied sich für „vereinfachte“ CPU-Kerne auf Basis des eigenen x86-64 Befehlssatzes, für den bereits ein sehr breites Softwareangebot existierte. Später kamen Mobile internet devices (MID), Smartphones und Tablets sowie Ultrabooks und Mikroserver als Einsatzgebiete hinzu. Allerdings gelang es nicht, ein System-on-a-Chip mit integriertem Mobilfunkmodem zu entwickeln.

GenerationenBearbeiten

Bonnell und SaltwellBearbeiten

Release Mikro-
architektur
Fertigungs-
prozess
Tick / Tock
 2008 Bonnell 045 nm Neuentwicklung
 2011 Saltwell 032 nm Shrink
 2013 Silvermont 022 nm neue Out-of-Order-Architektur
 2014 Airmont 014 nm Shrink
 2016 Goldmont 014 nm neue Architektur
 2017 Goldmont Plus 014 nm Optimierung des Goldmont-Designs

2008 stellte Intel erste Implementierungen der Generation Bonnell vor. Bei Bonnell handelt es sich um eine Mikroarchitektur mit In-Order-Ausführung. Sie ähnelt damit der Mikroarchitektur der Prozessoren IDT WinChip, VIA C3 und VIA C7 der Firma Centaur Technology; bei Intel selbst war die für die Intel Pentium-1-Familie entwickelte Mikroarchitektur der letzte Entwurf dieser Art. Moderne Out-of-Order-Architekturen wie die Intel-Core-Mikroarchitektur oder AMD64 erreichen ihre hohe Pro-Takt-Leistung (IPC) mit vielen zusätzlichen Funktionen wie Registerumbenennung oder Speculative execution. Für die Implementation dieser Funktionen sind allerdings viele zusätzliche Transistoren nötig, die neben der Vergrößerung der Die-Größe und damit der Produktionskosten auch für eine Erhöhung der Verlustleistung verantwortlich sind. Eine In-Order-Architektur verzichtet auf derartige Funktionen und arbeitet alle Befehle strikt in Reihenfolge ab, die IPC ist deswegen um einiges geringer. Allerdings sind dadurch stromsparende Prozessoren mit einer sehr kleinen Die-Größe möglich, die somit auch kostengünstiger zu produzieren sind. Der Nachteil der geringeren Leistungsfähigkeit spielt in dem Einsatzgebiet dieser Prozessoren eine untergeordnete Rolle. Bonnell wurde für die Fertigung im 45-nm-Prozess entwickelt. Der Shrink auf 32 nm folgte im Jahr 2011 und bekam den Namen Saltwell.

Bei einigen Implementierungen der Generationen Bonnell und Saltwell wirkt Intel für Multithreaded-Programme der geringen IPC mit dem bereits von der NetBurst-Architektur (z. B. Intel Pentium 4) bekannten Hyper-Threading entgegen. Hyper-Threading bzw. Simultaneous Multithreading ermöglicht eine bessere Auslastung der Ausführungseinheiten eines Prozessors, wodurch je nach Anwendungsfall die Ausführungsgeschwindigkeit verbessert werden kann.

Silvermont und AirmontBearbeiten

Für die Generation Silvermont (ab 2013) veränderte Intel die Mikroarchitektur hin zur Out-of-Order-Ausführung.[1] Durch die Out-of-order-Befehlsausführung können Maschinenbefehle in den Ausführungseinheiten des Prozessors in einer anderen Reihenfolge ausgeführt werden, als sie im Programmcode stehen. Dadurch können die Stufen der Pipeline besser ausgelastet werden. Aufgrund der Forderung, dass das Ergebnis dieser Operationen das gleiche sein muss wie bei Ausführung in Programmreihenfolge, ist Out-of-Order-Befehlsausführung nur bei Befehlsfolgen möglich, die nicht voneinander abhängig sind. Die Out-of-Order-Befehlsausführung führt zu einer höheren Leistungsaufnahme und größerem Flächenbedarf auf dem Chip, da die entsprechende Logik in Form von zusätzlichen Transistoren implementiert werden muss. Dies war ein Grund dafür, dass sie erst mit der 22-nm-Fertigung eingeführt wurde. Die Implementierung führt im Vergleich zur Generation Bonnell zu einer rund 30%igen Steigerung der Rechenleistung pro Thread.[1]

Seit der Generation Silvermont hat Intel genug Chipfläche, um zusätzliche Prozessorkerne zu implementieren, statt auf Hyper-Threading setzen zu müssen – Multi-Core statt Multi-Threading. Die Energieersparnis durch den Entfall des Hyper-Threadings wurde in das Out-of-Order-Design investiert, das wiederum half, die Ressourcen optimal auszunutzen. Es stellte sich heraus, dass Intel für Hyper-Threading bei der 22-nm-Fertigung ungefähr die gleiche Chipfläche benötigt hätte, wie Silvermont für die Re-Order-Puffer und Out-of-Order-Logik belegt, so gab es nicht einmal einen kleinen Nachteil durch den Wechsel von Hyper-Threading zu Out-of-Order-Befehlsausführung. Gerade unter Berücksichtigung der Tatsache, dass die meisten Apps für Smartphones und Tablets für Multithreading nur bedingt geeignet sind, ist dies eine weitere große Verbesserung, da jedes Programm, auch wenn es nur für Single-Threading entwickelt wurde, von der Out-of-Order-Befehlsausführung profitiert.[1]

Während Medfield und frühere Plattformen für kohärente on-Chip-Kommunikation die alten FSB-Infrastruktur nutzen, kommt in auf den neuen Silvermont-basierten SoCs die sogenannte In-Die-Schnittstelle (IDI) aus Nehalem und Westmere zum Einsatz.[2]

Der Shrink auf 14 nm folgte im Jahr 2014 und bekam den Namen Airmont.

GoldmontBearbeiten

Goldmont wurde weiterhin auf Basis der 14-nm-Fertigungstechnologie entwickelt und im Jahr 2016 vorgestellt. Goldmont erreicht eine um rund 50 % höhere Integer-Rechenleistung als Silvermont. Bei Ver- und Entschlüsselungsaufgaben ist die neue Architektur rund 290 % schneller als der Vorgänger. Die Pro-MHz-Rechenleistung eines Goldmont-Kerns liegt damit auf dem Niveau des ARM Cortex-A72. Als maximale Taktfrequenz sind 2,6 GHz vorgesehen.[3] Es erscheint erstmals eine Denverton genannte Variante (C3xxx Modellbezeichnungen) mit bis zu 16 Kernen für den Einsatz in Mikroservern. Es werden keine SoC-Varianten für Smartphones und Tablets mehr entwickelt, da es nicht gelang Abnehmer dafür zu finden. Weitere Varianten sind: "Apollo Lake"-CPUs für Mobilgeräte: Pentium N4xxx, N3xxx mit Prozessorgrafik, Desktop-CPUs Pentium J4205 und Celeron J3x55 mit Prozessorgrafik, Embedded (E39xx)

Goldmont PlusBearbeiten

Die im Dezember 2017 eingeführte Mikroarchitekturgeneration Goldmont Plus findet sich in Ein-Chip-Systemen mit dem Intel-Codenamen Gemini Lake. Implementiert wurde Goldmont Plus bislang für den mobilen Einsatz in den SoC-Modellen Celeron N4000, N4100 und Pentium Silver N5000. Für den stationären Einsatz zum Beispiel in Desktop-Computern sind die Modelle Celeron J4005, J4105 sowie Pentium Silver J5005 vorgesehen.

BefehlssatzBearbeiten

Grundsätzlich ist die Atom-Mikroarchitektur eine 64-Bit-Architektur und kann somit Intel 64 bzw. AMD64 unterstützen. Mit Ausnahme der Atom-Prozessoren 230, 330, sowie N450 bis N550 und D410 bis D525 sind die Bonnell-Implementierungen auf 32 Bit beschränkt.[4] Die Befehlssatzerweiterungen MMX, SSE, SSE2, SSE3 und SSSE3 sind implementiert. Silvermont brachte zusätzlich die Unterstützung von SSE4.1, SSE4.2, POPCNT und AES-NI, nicht jedoch AVX.[1]

ProduktimplementierungenBearbeiten

Die Bonnell-Mikroarchitektur und ihr Shrink Saltwell wurden lediglich in CPUs und SoCs der Marke Intel Atom implementiert. Seit der Generation Silvermont kommen die Entwürfe darüber hinaus auch in den Produktreihen Intel Celeron Nxxxx und Jxxxx sowie Intel Pentium Nxxxx und Jxxxx zum Einsatz. Intel nutzte zudem den Airmont-Kern als Basis für seine Intel-Xeon-Phi-Reihe.

Siehe auchBearbeiten

EinzelnachweiseBearbeiten

QuellenBearbeiten

WeblinksBearbeiten